

Nome: _____ Nº de estudante: _____

Atenção: Este teste tem 13 questões em 6 páginas, num total de 200 pontos.

Parte I – Questões de Escolha Múltipla

Cada questão tem uma resposta certa. Respostas erradas não descontam.

As respostas às questões de escolha múltipla devem ser assinaladas com X na grelha.

Apenas as respostas indicadas na grelha são consideradas para efeitos de avaliação.

	Questão									
Opção	1	2	3	4	5	6	7	8	9	10
A										
B										
C										
D										

Pontos: _____ /100

- [10] 1. Considere a declaração que se segue. Indique qual a correspondência entre parâmetros e registos a considerar na implementação assembly da rotina *function*.

```
extern long int function(short int a, unsigned int *b, char *c, long int d);
```

A. W0, X1, X2, X3 B. W0, W1, W2, X3 C. W0, X0, X1, X2 D. W0, W1, W2, X0

- [10] 2. Assumindo que o valor inicial do registo X1 é 0x00000000FFFFFFFE, qual o valor que W2 tem de conter para que o salto para TAG seja tomado?

A. 0

B. 2

C. O salto é sempre tomado.

D. O salto nunca é tomado.

ADDS W0, W1, W2
B.EQ TAG

- [10] 3. Qual das seguintes instruções é equivalente a ASR W1, W5, 24 ?

A. bfi W0, W5, 24, 8

B. sbfx W0, W5, 8, 24

C. ubfx W0, W5, 8, 24

D. sbfx W0, W5, 24, 8

- [10] 4. Qual dos seguintes sistemas RAID pode recuperar de uma situação de dois discos avariados por grupo de proteção?

A. RAID-1 B. RAID-4 C. RAID-2 D. RAID-6

- [10] 5. Assumindo que o valor inicial do registo X1 é 0x0123456789ABCDEF, qual é o valor desse mesmo registo após a execução do seguinte fragmento de código?

LSR X1, X1, 16
STRH W1, [X0]
LSL X1, X1, 16
LDRSH W1, [X0]

A. 0x0123456789AB0000

B. 0x01234567000089AB

C. 0x00000000FFFF89AB

D. 0x00000000000089AB

- [10] 6. O código que se segue apresenta a implementação parcial da sub-rotina FuncA, sendo que esta chama outra sub-rotina FuncB. Faltam partes do seu código, nomeadamente a gestão da pilha. A sub-rotina FuncA recebe em X0 o número de elementos de uma sequência, em X1 o endereço-base dessa sequência, e em W2 um inteiro. A sub-rotina FuncB recebe em W0 um inteiro e retorna um inteiro. Qual o tamanho mínimo que a moldura de FuncA deve ter (em bytes)?

FuncA:

/* construção da moldura e armazenamento de valores na mesma */

```
      MOV    X19, X0
      MOV    X20, X1
      MOV    W21, W2
LOOP:  CBZ    X19, FIM
      SUB    X19, X19, 1
      LDR    W0, [X20]
      ADD    W0, W0, W21
      BL     FuncB
      STR    W0, [X20], 4
      B      LOOP
```

FIM: /* recuperação de valores da moldura */
 RET

A. 48 B. 36 C. 32 D. 16

- [10] 7. Em comparação com *write-through*, o uso de *write-back* permite
- A. implementar um sistema de memória mais rápido
 - B. simplificar as operações de leitura
 - C. reduzir o número total de bits de memória
 - D. reduzir o número de acessos a memória principal
- [10] 8. Um disco magnético que roda a 10000 RPM, tem uma latência média de busca de 40 ms, uma latência de controlador de 15 ms e transfere dados a 50 MB/s. Qual é o tempo de leitura de um ficheiro de 25 MB guardado em setores adjacentes?
- A. 58,5 ms B. 61,5 ms C. 558 ms D. 601 ms
- [10] 9. O uso de blocos de *cache* maiores permite aproveitar melhor:
- A. a frequência de relógio
 - B. a penalidade de falta
 - C. a proximidade espacial
 - D. a proximidade temporal
- [10] 10. Indique a afirmação verdadeira sobre a relação de sistemas sem e com memória *cache*.
- A. Os resultados produzidos por um programa podem ser diferentes nos dois tipos de sistemas.
 - B. As memórias *cache* são apenas usadas com processadores RISC.
 - C. A memória *cache* é necessária porque o tempo de acesso a memória principal é longo em comparação com o período do relógio do CPU.
 - D. O uso de memória *cache* torna mais rápida a execução de todos os programas.

Nome: _____ Nº de estudante: _____

Parte II – Questões de desenvolvimento**Atenção:** Responder no enunciado.

- [30] 11. Pretende-se selecionar a estratégia de gestão de periféricos mais vantajosa (aquela que consome menos ciclos de CPU), para ser usada na gestão de um disco rígido a ser instalado num computador que possui um CPU que opera a 2,5 GHz.

O disco rígido transfere 4 palavras (8 bytes cada) a uma taxa de 16 MB/s. Sabemos ainda que o disco estará ocupado a transferir dados durante 80 % do tempo.

As opções são as seguintes:

1. *Polling*: Cada operação de *polling* consome 800 ciclos de relógio.
2. Interrupções: O *overhead* de cada transferência, incluindo o atendimento da interrupção, é de 1000 ciclos de relógio;

Indique (apresentando o número de ciclos de CPU consumidos por cada opção) qual é a estratégia de gestão de periféricos mais vantajosa para este caso.

12. Considere um computador com as seguintes características:

- O CPU funciona a 2,4 GHz e gasta 1,5 milhões de ciclos por cada operação de E/S;
- O barramento de memória tem capacidade para 256 MB/s;
- O sistema de armazenamento é composto por um disco de 2 TB com um tempo de acesso de 4 ms e taxa de transferência de 80 MB/s. Sabe-se ainda que o seu MTTR = 1/4 MTTF.

Considere que a leitura do disco se faz em blocos de 128 KB situados em setores sequenciais na mesma pista.

[15] (a) Qual é a disponibilidade do disco?

[15] (b) Relativamente aos componentes CPU e barramento de memória, indique qual deles limita o desempenho do computador (*bottleneck*) calculando a taxa máxima de operações de E/S permitida por ambos.

Nome: _____ Nº de estudante: _____

13. Uma memória *cache* de mapeamento direto com política *write-through* tem 128 blocos de 32 bytes e etiquetas com 12 bits.

[15] (a) Determinar o número de bits usados para representar endereços de memória.

[15] (b) Suponha que a memória é usada como *cache* de dados (D-cache) e que, inicialmente, está vazia (i.e., todos os blocos têm $V=0$). Determinar o número de blocos transferidos de memória principal devido às operações de *leitura de dados* de memória principal que são realizadas durante a execução do fragmento mostrado abaixo.

Antes da execução do fragmento, tem-se: $X0=0x00000A80$ $X2=0x00000014$

Assumir que os valores de $X0$ podem ser sempre representados com o número de bits determinado na alínea (a).

```
L1:  ldr    W1, [X0]
      add   W1, W1, 1
      str   W1, [X0]
      add   X0, X0, 4
      add   W2, W2, -1
      cbnz  W2, L1
```

- [10] (c) A memória é usada como *cache* de instruções (I-cache) de um CPU que tem o valor ideal de $CPI=1,5$. O acesso a memória principal tem uma penalidade de 100 ciclos. Determinar qual deve ser a taxa de acertos (*hit rate*) para que o valor efetivo de CPI não seja superior a 12,5.